未来集成电路对于性能×功耗×面积（PPA）综合性能的追求，使得先进硅基集成电路制造逐渐放缓了对于技术节点和物理尺寸的极限缩减，转而发展垂直维度晶体管与电路的三维集成技术以寻求突破。相较于具有成熟应用市场的先进三维封装，单片三维集成技术基于半导体前道有源晶体管与后道互联的制造工艺，拥有更高的层间互联密度和晶体管集成密度，理论上拥有电路综合性能的更高潜力。硅基单片三维集成领域的研究中，受制于晶体管热容限问题，上层单晶硅沟道与有源晶体管制备温度被迫降低，导致上层性能相较于硅基先进技术节点存在较大差距，仍然存在一定的瓶颈。高密度，高半导体纯度的平行阵列碳纳米管材料，拥有低温的材料制备与晶体管加工工艺，具备较高的热容限水平，有利于单片三维集成加工。并且，单片三维集成架构减少了碳管电路的互联长度，有利于电路速度的提升（Nano Res. 2019;12(8):1810）。因此，碳纳米管晶体管非常适合构建高速单片三维集成电路。但是，碳纳米管单片三维集成领域仍然缺乏高质量的层间工艺与上层沟道材料，限制了单片三维集成晶体管与电路的性能表现。
相关研究成果以题为“用于高性能集成电路的阵列碳管晶体管单片三维集成”（Monolithic three-dimensional integration of aligned carbon nanotube transistors for high-performance integrated circuits）的论文，于4月25日在线发表于《InfoMat》。北京大学电子学院2018级博士研究生樊晨炜为第一作者，张志勇教授为通讯作者。
上述研究得到国家重点研发计划、国家自然科学基金、北京市科委重大项目、季华实验室基金等项目的资助。
图2. 底层碳管高性能碳管晶体管表征
图3. 上层阵列碳管、晶体管性能表征与比较
图4. 单片三维集成反相器与五阶环形振荡器表征
图5. 单片三维集成环振电路速度×面积综合性能比较
原文链接：
来源：北京大学电子学院
免责声明 | 部分素材源自网络，版权归原作者所有。如涉侵权，请联系我们处理。