随着更小的节点的引入，不断缩小的半导体器件的规模和制造变得越来越具有挑战性。当我们接近7纳米时，规模经济比制造业规模更具影响力。例如，7nm节点的开发成本超过30亿美元，而较小的节点预计价格将超过50亿美元。因此，考虑到我们正接近在没有巨大经济影响的情况下无法在二维空间中挤压更多晶体管的极限，我们必须利用另一个维度来保持性能的提高。
AMD已经申请了一项用热电制冷器（tecs，也称为peltier设备）冷却3D堆叠存储器的专利。由于Tecs由p型和n型半导体制成，因此它们可以很容易地集成到现有的硅制造方法中，并像常规设备一样进行控制。AMD已经获得专利的工艺基本上描述了如何在存储器和逻辑设备之间插入TEC，在那里它从逻辑或存储器中吸取热量，每一面都能散热。这种影响是可能的，由于TEC的性质，在那里的热流方向是改变颠倒电压。
正如您所看到的，这是AMD建议的高级概述，通过不断测量逻辑堆栈和内存堆栈来确定哪个更热。较热的一面将热量从它抽到较冷的一面，这样可以散发出热量。
此解决方案在类似于Intel Foveros的设备中很有用，因为在这些设备中，您的内存位于逻辑之上：
然而，热电制冷并不是免费的——它确实消耗电力，并自行产生一些热量，所以我们必须等待，看看这是否真的能变成一种有用的技术。
| 留言与评论（共有 0 条评论） |
